前言：

半導(dǎo)體行業(yè)正在經(jīng)歷一個技術(shù)進步和創(chuàng)新浪潮的復(fù)興時期。EDA工具至此也進入2．0時代。

作者 ｜ 方文

芯片制作必需品

一顆芯片從設(shè)計到制造成成品，少不了各種設(shè)備的輔助。大眾熟知的光刻機、刻蝕機等機器，都屬于硬件設(shè)備，它們在芯片行業(yè)的地位極高。除了硬件設(shè)備，很少被人們提及的軟件工具也十分重要。

目前EDA需要變得更加AI化，它能幫助客戶設(shè)計達到最優(yōu)化的PPA目標（性能、功耗、面積），開發(fā)性能更高的終端產(chǎn)品，并進一步減少設(shè)計迭代，縮短設(shè)計周期，加快上市速度。最終，具備AI特性的EDA工具將助力客戶設(shè)計出更好的芯片，并快速推向市場。

EDA處于芯片產(chǎn)業(yè)鏈的最上游，是芯片設(shè)計和生產(chǎn)的必備工具。利用EDA工具，芯片的電路設(shè)計、性能分析、設(shè)計IC版圖的整個過程都可以由計算機自動處理完成，提高了工作效率及芯片精度。

離開專業(yè)的EDA工具，集成電路及半導(dǎo)體的設(shè)計和制造，都是不可想象的事情。雖然EDA十分重要，但是EDA的市場規(guī)模很小，目前全球總量為70億美元左右，只占整個集成電路市場的九牛一毛。

EDA市場中的新思科技

如今的EDA市場，是標準的寡頭市場。三家公司共同瓜分了全球92％的份額，新思科技（Synopsys）就是其中之一。

新思科技強調(diào)數(shù)字芯片設(shè)計技術(shù)的融合，通過融合同類最佳的優(yōu)化功能以及行業(yè)經(jīng)典signoff工具改善了RTL到GDSII設(shè)計流程，幫助開發(fā)者以業(yè)界最佳的全流程質(zhì)量和最短的獲得結(jié)果時間加速交付其下一代設(shè)計。

融合技術(shù)重新定義了EDA工具進入2．0時代，它在綜合、布局布線以及signoff這些業(yè)界首要的數(shù)字設(shè)計工具間共享引擎，并使用了獨特的數(shù)據(jù)模型表達邏輯及物理信息。

此外，在數(shù)字芯片設(shè)計過程中，新思科技亦提供ECO 、Signoff、Test等融合技術(shù)，使得RTL到GDSII的設(shè)計實現(xiàn)流程具有最高的可預(yù)見性，同時能夠以最少的設(shè)計迭代次數(shù)得到卓越的設(shè)計時序、功耗和面積結(jié)果。

該技術(shù)基于共用的大規(guī)模并行及機器學(xué)習(xí)就緒的基礎(chǔ)架構(gòu)，使設(shè)計規(guī)則和設(shè)計意圖在整個流程中有著一致的解讀。

新思科技下一代EDA設(shè)計

數(shù)字設(shè)計邁進新紀元，融合技術(shù)也可以應(yīng)用到EDA工具本身。每款工具從前到后需要經(jīng)過多道工序，且每一個算法不是都往同一個方向去優(yōu)化，比如有些算法是為了讓芯片跑得更快，有些算法是讓芯片變得更小，有些算法讓芯片功耗更低。

如果沒有早期采用融合技術(shù)，后期的不確定性會變大。因此新思科技推出創(chuàng)新性的RTL－to－GDSII產(chǎn)品Fusion Compiler?，來解決先進工藝節(jié)點設(shè)計的復(fù)雜性。

Fusion Compiler通過把新型高容量綜合技術(shù)與布局布線技術(shù)相結(jié)合，以更好地預(yù)測結(jié)果質(zhì)量，來應(yīng)對行業(yè)最先進設(shè)計所帶來的挑戰(zhàn)；并能夠在RTL－to－GDSII流程中共享技術(shù)，從而形成一套高度收斂的系統(tǒng)，將QoR提升20％，TTR縮短2倍。

同時Fusion Compiler提供的RTL－to－GDSII的單座艙（single－cockpit）解決方案，可實現(xiàn)高效率、靈活性和吞吐量，并可最大限度地提高性能、功耗和面積（PPA）。